博通推出“尖端”3.5D XDSiP技术，在单个封装中嵌入四个计算块和12个HBM站点

博通宣布推出3.5D eXtreme Dimension系统级封装（XDSiP）平台技术，使消费级AI客户可开发下一代定制加速器（XPU）。3.5D XDSiP在一个封装设备中集成了超过6000平方毫米的硅片和多达12个高带宽内存（HBM）堆栈，可实现大规模AI的高效、低功耗计算。博通通过开发和推出业界首款 Face-to-Face（F2F）3.5D XPU实现了一个重要里程碑。

训练生成式AI模型所需的巨大算力依赖于100000个至100万个XPU的大规模集群。这些 XPU需要越来越复杂的计算、内存和I/O功能集成，以实现必要的性能，同时最大限度降低功耗和成本。摩尔定律和工艺扩展等传统方法难以满足这些需求，因此，先进的系统级封装 （SiP）集成对于下一代XPU至关重要。

在过去十年中，2.5D集成（涉及在中介层上集成多个芯片）和 HBM模块（高达8HBM）已被证明对XPU开发很有价值。然而，随着新的和越来越复杂的LLM的推出，训练需要3D硅片堆叠，以实现更好的尺寸、功率和成本。因此，将3D硅片堆叠与2.5D封装相结合的3.5D集成有望成为未来十年下一代XPU的首选技术。

与正面对背（F2B）方法相比，Broadcom 3.5D XDSiP平台在互连密度和功率效率方面取得了显著的改进。这种创新的F2F堆叠直接连接顶部和底部芯片的顶部金属层，从而提供密集可靠的连接，同时将电气干扰降至最低，并具有出色的机械强度。Broadcom 3.5D平台包括IP和专有设计流程，可高效对电源、时钟和信号互连的3D芯片堆叠进行正确的构造。